Verificación Funcional de sistemas digitales descritos en HDL mediante ambientes UVM basado en agentes
Resumen
Actualmente, la creciente demanda de circuitos integrados (chips) está generando una necesidad cada vez mayor de profesionales especializados en el diseño de estos componentes. Las industrias, como la automotriz y la informática móvil, no solo están requiriendo un mayor número de chips, sino que también enfrentan una expansión en las aplicaciones que requieren estos circuitos. Esto incluye desde microprocesadores avanzados hasta sistemas embebidos complejos, que requieren el uso de Lenguajes de Descripción de Hardware (HDL) a nivel de Transferencia de Registros (RTL) y expertos en verificación. La verificación funcional se vuelve crucial para asegurar que los sistemas diseñados cumplan con los requisitos especificados en las propuestas de los clientes. Para llevar a cabo esta verificación, se emplea la Metodología Universal de Verificación (UVM), una metodología estandarizada que facilita la creación de entornos de verificación modulares, mantenibles, escalables y reutilizables. Este trabajo propone la aplicación de UVM en la creación de entornos de verificación basados en agentes, lo que garantiza una alta modularidad, capacidad de expansión y reutilización, mejorando la efectividad de la verificación y permitiendo una rápida detección de errores en el diseño.
Descargas
Citas
Bergeron, J., (2006). Writing testbenches using systemverilog. Springer. USA.
Coopper, V., (2023). Getting Started with UVMT. Verilab Publishing, TX USA.
Bhuvaneswary N., Denny J., (2022). Exploration on reusability of universal verification methodology. 2d International Conference on Advanced Computing and Innovative Technology in Engineering (ICACITE).
Gayathri M., Rini, S., (2026). A SV-UVM framework for Verification of SGMII IP Core with reusable AXI to WC Bridge UVC.
Hosny, S., (2022). A Unified UVM Methodology For MPSoC Hardware/Software Functional Verification. 11th International Conference on Modern Circuits and Systems Technologies (MOCAST).
Mehta, A., (2020). Systemverilog assertions and functional coverage, Springer. USA.
Spear, C., Tumbush G., (2012). Systemverilog for verification. 3ed Ed. Springer. USA.
Vaca, P., (2017). Diseño de un banco de test con metodología UVM (Universal Verification Methodology). [Tesis de Ingeniería, Universidad Politécnica de Madrid]. Repositorio.
Derechos de autor 2024 Miguel Angel Alemán-Arce, Salvador Mendoza-Acevedo, Luz Noe Oliva-Moreno
Esta obra está bajo licencia internacional Creative Commons Reconocimiento-NoComercial-SinObrasDerivadas 4.0.
